小編作為一名硬件開發(fā)工程師，說實(shí)話對(duì)芯片的設(shè)計(jì)與制造不是太懂，于是乎查閱了相關(guān)文檔，和大家一起分享下芯片的設(shè)計(jì)與制造流程。

　　芯片制作完整過程包括：芯片設(shè)計(jì)、晶片制作、封裝制作、成本測試等幾個(gè)環(huán)節(jié)，其中晶片制作過程尤為的復(fù)雜。

　　一、芯片設(shè)計(jì)

　　每年幾萬億的芯片是如何設(shè)計(jì)制造出來的？

　　1、芯片的HDL設(shè)計(jì)

　　芯片構(gòu)架的設(shè)計(jì)一般是通過專門的硬件設(shè)計(jì)語言Hardware Description Languages (HDL)來完成，所謂硬件設(shè)計(jì)語言( HDL)，是一種用來描述硬件工作過程的語言?，F(xiàn)在被使用的比較多的有 Verilog 、 VHDL。 這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和布局圖，這些都是將來發(fā)給芯片代工廠的主要生產(chǎn)依據(jù)。對(duì)于硬件設(shè)計(jì)語言（ HDL）一般人都不會(huì)接觸到，在這里只給大家介紹一下：在程序代碼的形式上HDL和C也沒有太大的不同，但實(shí)際功能完全不同，比如Verilog語言中基本的一條語句：

　　always@(posedge clock) Q <= D;

　　這相當(dāng)于C里面的一條條件判斷語句，意思就是在時(shí)鐘有上升沿信號(hào)的時(shí)候，輸出信號(hào) 'D' 被儲(chǔ)存在'Q'。

　　通過此類的語句描述了觸發(fā)器電路組成的緩存和顯存之間數(shù)據(jù)交換的基本方式，綜合軟件依靠這些代碼描述出來的門電路的工作方式生成電路的。在芯片的設(shè)計(jì)階段基本上都是通過工程師們通過Verilog語言編制HDL代碼來設(shè)計(jì)芯片中的所有工作單元，也決定該芯片所能支持的所有技術(shù)特征。這個(gè)階段一般要持續(xù)3到4個(gè)月（這取決于芯片工程的規(guī)模），是整個(gè)設(shè)計(jì)過程的基礎(chǔ)。

　　2、芯片設(shè)計(jì)的debug

　　在上述的工作完成后，就進(jìn)入了產(chǎn)品設(shè)計(jì)的驗(yàn)證階段，一般也有一兩個(gè)月的時(shí)間。這個(gè)階段的任務(wù)就是保證在芯片最后交付代工廠的設(shè)計(jì)方案沒有缺陷的，就是我們平時(shí)所說的產(chǎn)品的“bug”。這一個(gè)階段對(duì)于任何芯片設(shè)計(jì)公司來說都是舉足輕重的一步，因?yàn)槿绻酒O(shè)計(jì)在投片生產(chǎn)出來以后驗(yàn)證出并不能像設(shè)計(jì)的那樣正常工作，那就不僅意味著重新設(shè)計(jì)。整個(gè)驗(yàn)證工作分為好幾個(gè)過程，基本功能測試驗(yàn)證芯片內(nèi)的所有的門電路能正常工作，工作量模擬測試用來證實(shí)門電路組合能達(dá)到的性能。當(dāng)然，這時(shí)候還沒有真正物理意義上真正的芯片存在，這些所有的測試依舊是通過HDL 編成的程序模擬出來的。

　　3、芯片設(shè)計(jì)的分析

　　接下來的驗(yàn)證工作開始進(jìn)行分支的并行運(yùn)作，一個(gè)團(tuán)隊(duì)負(fù)責(zé)芯片電路的靜態(tài)時(shí)序分析，保證成品芯片能夠達(dá)到設(shè)計(jì)的主頻 ；另外一個(gè)主要由模擬電路工程師組成的團(tuán)隊(duì)進(jìn)行關(guān)于儲(chǔ)存電路，供電電路的分析修改。 和數(shù)字電路的修正工作相比，模擬工程師們的工作要辛苦的多，他們要進(jìn)行大量的復(fù)數(shù)，微分方程計(jì)算和信號(hào)分析，即便是借助計(jì)算機(jī)和專門的軟件也是一件很頭疼的事情。同樣，這時(shí)候的多有測試和驗(yàn)證工作都是在模擬的狀態(tài)下進(jìn)行的，最終，當(dāng)上述所有的工作完成后，一份由綜合軟件生成的用來投片生產(chǎn)門電路級(jí)別的連線表和電路圖就完成了。

　　4、FPGA驗(yàn)證

　　但是，圖形芯片設(shè)計(jì)者不會(huì)立即把這個(gè)方案交付廠家，因?yàn)樗€要接受最后一個(gè)考驗(yàn)，那就是我們通常所說的FPGA (Field Programmable Gate Array)現(xiàn)場可編程門陣列來對(duì)設(shè)計(jì)進(jìn)行的最終功能進(jìn)行驗(yàn)證。 對(duì)于集成一億多個(gè)晶體管超級(jí)復(fù)雜芯片，在整個(gè)使用硬件設(shè)計(jì)語言（ HDL）設(shè)計(jì)和模擬測試的過程中，要反復(fù)運(yùn)行描述整個(gè)芯片的數(shù)十億條的指令和進(jìn)行真正“海量”的數(shù)據(jù)儲(chǔ)存，因此對(duì)執(zhí)行相關(guān)任務(wù)的的硬件有著近乎變態(tài)的考驗(yàn)。

　　二、芯片制造

　　根據(jù)設(shè)計(jì)的需求，生成的芯片方案設(shè)計(jì)，接下來就是打樣了。

　　每年幾萬億的芯片是如何設(shè)計(jì)制造出來的？

　　1、 芯片的原料晶圓

　　晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化（99.999%），接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導(dǎo)體的材料，將其切片就是芯片制作具體需要的晶圓。晶圓越薄，成產(chǎn)的成本越低，但對(duì)工藝就要求的越高。

　　2、晶圓涂膜

　　晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種，

　　3、晶圓光刻顯影、蝕刻

　　該過程使用了對(duì)紫外光敏感的化學(xué)物質(zhì)，即遇紫外光則變軟。通過控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會(huì)溶解。這是可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。

　　4、攙加雜質(zhì)

　　將晶圓中植入離子，生成相應(yīng)的P、N類半導(dǎo)體。

　　具體工藝是是從硅片上暴露的區(qū)域開始，放入化學(xué)離子混合液中。這一工藝將改變攙雜區(qū)的導(dǎo)電方式，使每個(gè)晶體管可以通、斷、或攜帶數(shù)據(jù)。簡單的芯片可以只用一層，但復(fù)雜的芯片通常有很多層，這時(shí)候?qū)⑦@一流程不斷的重復(fù)，不同層可通過開啟窗口聯(lián)接起來。這一點(diǎn)類似所層PCB板的制作制作原理。 更為復(fù)雜的芯片可能需要多個(gè)二氧化硅層，這時(shí)候通過重復(fù)光刻以及上面流程來實(shí)現(xiàn)，形成一個(gè)立體的結(jié)構(gòu)。

　　5、晶圓測試

　　經(jīng)過上面的幾道工藝之后，晶圓上就形成了一個(gè)個(gè)格狀的晶粒。通過針測的方式對(duì)每個(gè)晶粒進(jìn)行電氣特性檢測。 一般每個(gè)芯片的擁有的晶粒數(shù)量是龐大的，組織一次針測試模式是非常復(fù)雜的過程，這要求了在生產(chǎn)的時(shí)候盡量是同等芯片規(guī)格構(gòu)造的型號(hào)的大批量的生產(chǎn)。數(shù)量越大相對(duì)成本就會(huì)越低，這也是為什么主流芯片器件造價(jià)低的一個(gè)因素。

　　6、封裝

　　將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。比如：DIP、QFP、PLCC、QFN 等等。這里主要是由用戶的應(yīng)用習(xí)慣、應(yīng)用環(huán)境、市場形式等外圍因素來決定的。

　　7、測試、包裝

　　經(jīng)過上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進(jìn)行測試、剔除不良品，以及包裝。

　　三、芯片功能測試

　　每年幾萬億的芯片是如何設(shè)計(jì)制造出來的？

　　完成了上面的一步，芯片就已經(jīng)制造完成，接下來就是芯片的驗(yàn)證

　　通常需要將芯片貼到PCB上，逐步驗(yàn)證每一個(gè)功能是否正常。

　　如有不正之處，還請(qǐng)指正，讓我們共同進(jìn)步，謝謝